Circuitos secuenciales

En un circuito secuencial la salida depende también de la historia de las entradas: tiene memoria, guardada en su estado.

• El biestable guarda un bit: Q puede quedarse en 0 o en 1 indefinidamente.
• RS: S (set) pone Q a 1; R (reset), a 0. Dos NOR realimentadas: la realimentación mantiene el estado.
• Con S = R = 0 la salida conserva su valor: esa es la memoria.
• S = R = 1 está prohibida: pone Q y Q a 0 y, al retirarla, el estado final es imprevisible.

• Entrada de habilitación EN: con EN = 0 la salida no cambia, valgan lo que valgan S y R.
• Con EN = 1 funciona según la tabla: mantiene, set, reset o prohibida.
• Es un biestable activo por nivel (latch): responde mientras la habilitación está activa.
• Versión con NAND: entradas activas a nivel bajo (círculo en las entradas); el reposo es S = R = 1.

Q_n: salida antes del cambio; Q_n+1: después.

• Una entrada de datos D y la habilitación EN.
• Mientras EN = 1, la salida copia la entrada: Q = D. Se dice que es transparente.
• Cuando EN pasa a 0, la salida se queda con el último valor de D, aunque D cambie después.
• Sirve para memorizar un dato en el momento deseado. No tiene combinación prohibida.
• Varios latch D con una habilitación común forman un registro (el 74373 guarda 8 bits).

• La habilitación se sustituye por un reloj (CLK). La salida solo cambia en el flanco activo: de subida (0 → 1) o de bajada (1 → 0).
• Cuenta el valor de las entradas justo en el flanco; el resto del tiempo se mantiene aunque cambien.
• Símbolo: triángulo en el reloj; con un círculo delante, flanco de bajada.
• D por flanco: Q_n+1 = D. Elemento básico de registros y contadores.
• Entradas asíncronas PR (preset) y CLR (clear), activas a nivel bajo: actúan en cuanto se activan, sin esperar al reloj (7474).

• El RS por flanco apenas se fabrica: se usa el JK (J hace de S y K de R).
• J = K = 1 ya no está prohibida: la salida conmuta, Q_n+1 = Q_n.
• Con J = K = 1 fijas, cambia en cada flanco: su frecuencia es la mitad de la del reloj.
• Uniendo J y K se obtiene el biestable T (toggle): conmuta si T = 1 y se mantiene si T = 0.

Un cronograma dibuja las entradas y las salidas unas debajo de otras, con el mismo eje de tiempos.

• El latch sigue a D durante todo el tiempo en que EN = 1 (zonas sombreadas).
• El flip-flop solo mira D en los flancos de subida (líneas rojas) e ignora los cambios intermedios.
• Con las mismas entradas, las dos salidas son distintas. Ambos parten de Q = 0.

1. Tipo de biestable y cuándo está activo: nivel alto o bajo (latch), flanco de subida o de bajada (flip-flop). Un círculo indica nivel bajo o flanco de bajada.
2. Estado inicial: el del enunciado; si no lo da, suponer Q = 0 y decirlo.
3. Flip-flop: una línea vertical en cada flanco activo; leer las entradas justo antes, aplicar la tabla y mantener el valor hasta el siguiente flanco.
4. Latch: sombrear los intervalos habilitados; dentro, la salida responde en cada instante; fuera, mantiene el último valor.
5. Asíncronas (PR, CLR): aplicarlas en cuanto se activen, sin esperar al reloj.

Salida del SR con las señales de la figura si es activo por: 1) nivel alto; 2) nivel bajo; 3) flanco de subida; 4) flanco de bajada. Inicialmente Q = 0.

1. Nivel alto: en el primer pulso S sube en t = 4: Q = 1. En el segundo, R sube en 15: Q = 0.
2. Nivel bajo: en 6 el reloj baja con S = 1: Q = 1. En 16, con R = 1: 0. El pulso de S en 17,5 la pone a 1 y R en 19 la devuelve a 0.
3. Flanco de subida (1, 11, 21): mantiene, set, reset.
4. Flanco de bajada (6, 16, 26): set, reset, mantiene.
5. Los pulsos que no coinciden con un flanco activo no afectan a los flip-flops: el de 17,5 solo lo ve el latch por nivel bajo.

Un contador aumenta en 1 su salida Q_n−1…Q₀ en cada flanco activo. Módulo N: recorre N estados y vuelve a 0 (binario de 4 bits: 16; década: 10).

• JK con J = K = 1 por flanco de bajada: cada uno conmuta en cada flanco de su reloj.
• Solo el primero recibe el reloj; cada uno de los demás toma como reloj la salida del anterior.
• Cada salida tiene la mitad de frecuencia que la anterior: divisor de frecuencia.
• Inconveniente: los retardos se acumulan y la salida pasa por valores erróneos (de 0111 a 1000: 0110, 0100, 0000).

• Todos los biestables reciben el mismo reloj y cambian a la vez.
• Con puertas se prepara cada uno para que conmute solo cuando debe: en la cuenta binaria, un bit conmuta cuando todos los de menos peso valen 1.
• J₀ = K₀ = 1, J₁ = K₁ = Q₀, J₂ = K₂ = Q₀Q₁, J₃ = K₃ = Q₀Q₁Q₂.
• Sin estados transitorios erróneos. Con otras puertas: módulo 10, cuenta descendente o secuencias arbitrarias.

1. ¿Síncrono o asíncrono? Si todos reciben el mismo reloj, síncrono; si el reloj de alguno viene de otro, asíncrono.
2. Expresión de cada entrada (J_i, K_i o D_i) en función de las Q, leyendo las puertas.
3. Tabla con una fila por flanco: estado actual, entradas calculadas con él y, con la tabla del biestable, el estado siguiente.
4. El estado siguiente es el actual de la fila de abajo; repetir hasta que la secuencia se repita.

¿Síncrono o asíncrono? Q₀, Q₁, Q₂ en los 4 primeros flancos, desde 000.

1. Síncrono: los tres reciben CLK. J y K unidas: conmuta si valen 1.
2. J₀ = K₀ = Q₀ + Q₁ Q₂, J₁ = K₁ = Q₀ + Q₁, J₂ = K₂ = Q₁ + Q₂.
3. Flancos 1 y 2: 000 → 001 → 010.
4. Flanco 3, desde 010: J₀ = 0 (mantiene), J₁ = 1 (conmuta a 0), J₂ = 1 (conmuta a 1): 100.
5. Flanco 4: 100 → 000. Recorre cíclicamente 0, 1, 2 y 4.

a) ¿Síncrono o asíncrono? b) Siguiente estado desde Q₂Q₁Q₀ = 011. c) Secuencia desde 000.

1. a) Asíncrono: el reloj del segundo es Q₀ y el del tercero, Q₁. Con J = K = 1, cada uno conmuta en el flanco activo de su reloj: el segundo, de bajada.
2. b) Q₀: 1 → 0; esa bajada hace conmutar Q₁: 1 → 0; el tercero solo responde a subidas de Q₁: se mantiene. Resultado: 000.
3. c) 0 → 1 → 6 → 7 → 4 → 5 → 2 → 3 → 0.
4. Q₂ conmuta cuando Q₁ sube: la cuenta no es la binaria. Con el tercero por flanco de bajada sería un contador de 3 bits.

Un microcontrolador reúne en un chip un pequeño computador completo:

• CPU: ejecuta una a una las instrucciones del programa.
• Memoria de programa (Flash) y de datos (RAM).
• Entradas y salidas digitales CMOS, con sus límites de tensión y corriente; entradas analógicas (ADC), temporizadores, PWM, comunicaciones.
• Un reloj (cristal de cuarzo) que marca el ritmo de todo.
• Por dentro es un gran circuito secuencial síncrono: registros, contadores y lógica. Su comportamiento lo fija el programa, no el cableado.

• Cronogramas: biestable JK (2022, julio). → método
• Secuencias síncronas: 2022 (2ª), 2023 (1ª), circuitos con AND y con OR. → método
• Contadores: asíncrono y síncrono de 4 bits, comparación de 3 bits. → contadores